Timealyzer

Was ist das Problem? Ausgangssituation

Unsere Kunden stehen vor der Herausforderung ein sicheres und zeitgenaues Verhalten komplexer Integrationssteuergeräte sicherzustellen. Ein etabliertes Vorgehen zur Absicherung ist, auf Basis komplexer Prozessormodelle eine bewusst überschätzende Worst-Case Ausführungszeit (WCET) zu berechnen, welche eine sichere obere Schranke liefert. Die systematische Überschätzung dieses Ansatzes führt allerdings dazu, dass solche Steuergeräte im realen Einsatz nicht wirtschaftlich ausgelastet sind und teure Rechenressourcen brachliegen. Ein alternatives Vorgehen basiert darauf, Ausführungszeiten aller Regelprogramme in synthetischen Testszenarien auszumessen und die maximal gemessene Ausführungszeit als obere Schranke zu verwandeln. Diese messbasierte obere Schranke ist nicht sicher, da häufig Komponenten isoliert voneinander getestet werden und damit Ressourcenkonflikte auf Arbeitsspeicher, Flash und Prozessorinfrastruktur, welche die Ausführungszeit verlängern, in den Tests nicht berücksichtigt werden. So erhöht sich das Risiko, dass in kritischen Situationen sicherheitsrelevanten Funktionen zu wenig Rechenzeit bleibt.

 

How we helped / Herausforderung

 

Ziel des Timealyzer ist es, repräsentative stochastische Modelle für die zeitlichen Abläufe auf Steuergeräten zu berechnen und eine sichere Freigabe von Steuergeräten ohne künstliche Annahmen zu ermöglichen. Dazu müssen realistische Messungen aller Steuergerätefunktion in ihrem realen Ausführungskontext mit allen realen Ressourcenkonkurrenzen und Benutzungsmustern durchgeführt werden. Um an diese Daten zu kommen sind mit dem Timealyzer allerdings keine zusätzlichen Testaufwände erforderlich. Vielmehr werden die vorhandenen Tests, Fahrversuche und Erprobungen, welche kontinuierlich während der Entwicklung durchgeführt werden, für eine Modellbildung nutzbar gemacht.

Diese große Datenmenge nutzen wir, um ein stochastisches Modell zu trainieren, welches eine Wahrscheinlichkeit für konkrete Überlastsituationen liefert. Dazu wird mit dem Timealyzer Modul das zeitliche Verhalten der Steuergerätesoftware lückenlos und mit komprimierter Datenrate über etablierte Kommunikationsprotokolle der Automotiven Serienentwicklung (XCP, FR, Ethernet, CAN,…) messbar gemacht, alle Ausführungszeiten des Tasksystems lückenlos in den Timealyzer übertragen und dort mit maschinellen Lernverfahren ein Ersatzmodell trainiert, welches dann Korrelationen zwischen benachbarten und konkurrierenden Funktionen für eine realistische Worst-Case Abschätzung verwendet.

 

Ergebnis

Der Timealyzer ist eine Lösung der EFS, die seit 10 Jahren gemeinsam mit dem Partner AUDI an den innovativen Fahrzeugen von morgen arbeitet. Unsere Erfahrung erstreckt sich dabei lückenlos von der Konzeption neuer Funktionen bis hin zur Serienumsetzung. Dabei ist unser Timing Knowhow ein wesentlicher Bestandteil der Premiumqualität im Audi-Fahrwerk.

Wir freuen uns auf die Zusammenarbeit!

zur Übersicht